-- SHARC 處理器的起源和演進(jìn)
北京2009年9月24日電 /美通社亞洲/ -- 全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商 Analog Devices, Inc. 最新發(fā)布 SHARC 處理器白皮書 -- SHARC 處理器的起源和演進(jìn)。具體內(nèi)容如下：
1. 引言
說到要求超高性能的前沿應(yīng)用，就不得不提起ADI公司的SHARC處理器。隨著更高動(dòng)態(tài)范圍、更高性能和更低成本等市場(chǎng)壓力的與日俱增，各種應(yīng)用對(duì)浮點(diǎn)處理器的需求也在不斷增加。本文將介紹第一款SHARC處理器背后的歷史，并討論其架構(gòu)的創(chuàng)新，這使得這款處理器在18年的數(shù)字信號(hào)處理歷史中一直處于領(lǐng)先的地位。
2．SHARC 處理器的歷史 -- 第一步
“SHARC”是超級(jí)哈佛架構(gòu) (Super Harvard ARChitecture) 的縮寫，是 ADI 公司為他們的浮點(diǎn)處理器起的名字。SHARC 處理器在標(biāo)準(zhǔn)哈佛架構(gòu)基礎(chǔ)上作了改進(jìn)，不僅方便了PM (程序存儲(chǔ)器)總線上的數(shù)據(jù)傳送，并通過增加一個(gè)指令緩存優(yōu)化了基于緊密循環(huán)的計(jì)算過程的吞吐性能。改進(jìn)后的架構(gòu)能夠同時(shí)存取數(shù)據(jù)和系數(shù)，并同時(shí)從指令緩存執(zhí)行所選的指令，從而高效地實(shí)現(xiàn)了處理器的三總線操作模式。
大家知道，SHARC 處理器較早起源于 ADSP-21020。這個(gè)浮點(diǎn)單指令單數(shù)據(jù) (SISD) DSP 實(shí)際上是一個(gè)不帶嵌入式存儲(chǔ)器或外設(shè)的獨(dú)立計(jì)算內(nèi)核。PM 和 DM（數(shù)據(jù)存儲(chǔ)器）存儲(chǔ)空間是通過連接到 SRAM 芯片的外部總線進(jìn)行訪問的，通過 JTAG 接口對(duì)處理器進(jìn)行編程和調(diào)試。
ADSP-21020 可以在 33MHz 時(shí)鐘頻率下工作，執(zhí)行單周期指令。ADSP-21020 可以利用80位累加器完成32位或40位浮點(diǎn)和32位定點(diǎn)運(yùn)算，是 ADI 公司在1991年推向市場(chǎng)的突破性產(chǎn)品。這種內(nèi)核技術(shù)是 ADI 公司對(duì)浮點(diǎn)性能和創(chuàng)新做出承諾的起始點(diǎn)。
(Photo: http://m.eversince.cn/sa/2009/09/23/2009092395489.jpg )
ADSP-21020架構(gòu)
(Photo: http://m.eversince.cn/sa/2009/09/23/20090923947890.jpg )
集成與創(chuàng)新：SHARC 的誕生
第一款真正的 SHARC 處理器是 ADSP-21060。ADI公司在ADSP-21020內(nèi)核產(chǎn)品的基礎(chǔ)上開發(fā)出了一個(gè)完全集成的處理器，其中包括了用于控制集成外設(shè)的 DMA 流量的片上SRAM和I/O處理器。
ADSP-21060 浮點(diǎn)處理器是1994年進(jìn)入市場(chǎng)的，當(dāng)時(shí)被認(rèn)為是DSP性能和創(chuàng)新方面的頂尖水平。
SHARC 內(nèi)核能夠在一個(gè)周期內(nèi)以高達(dá) 40MHz 的速度執(zhí)行計(jì)算，并且增加了 I/O 處理器，能夠在不增加任何內(nèi)核開銷的條件下，在外設(shè)和雙端口 4Mb SRAM 存儲(chǔ)器之間高速傳輸數(shù)據(jù)。
為了進(jìn)一步提高最終用戶的系統(tǒng)性能和可擴(kuò)展性，ADI 設(shè)計(jì)團(tuán)隊(duì)著手創(chuàng)建允許多處理器系統(tǒng)能共享數(shù)據(jù)并且開銷很小的機(jī)制。在外部端口邏輯中增加了一個(gè)簇總線控制器，可以無(wú)縫地進(jìn)行處理器間的并行數(shù)據(jù)通信，每個(gè)簇最多可以有6個(gè)處理器。這種突破性技術(shù)允許系統(tǒng)架構(gòu)師以高達(dá) 240MBps 的帶寬從主處理器向指定從處理器的內(nèi)存直接傳送大量數(shù)據(jù)，或使用廣播模式向簇中的所有從器件直接發(fā)送數(shù)據(jù)。
使用 ADI 的鏈路端口專利技術(shù)還能實(shí)現(xiàn)處理器間的高速通信。每個(gè) ADSP-21060 集成了6個(gè)獨(dú)立的鏈路端口用于點(diǎn)到點(diǎn)通信，因此可以實(shí)現(xiàn)額外的 240MBps 的 I/O 帶寬。
(Photo: http://m.eversince.cn/sa/2009/09/23/20090923409579.jpg )
第一代 SHARC ADSP-21062 評(píng)估平臺(tái)
由于具有這種真正平衡的架構(gòu)和擴(kuò)展功能，SHARC 處理器被廣泛用于運(yùn)算強(qiáng)度大的應(yīng)用，如醫(yī)療成像、軍事雷達(dá)和電子游戲機(jī)。
也許讓人不敢相信，具有這種功能的處理器在15年前就推向市場(chǎng)了，但讓許多人更加驚奇的是，這種處理器目前還在繼續(xù)為用戶所用！這是 SHARC 架構(gòu)性能的良好擴(kuò)展性以及 ADI 公司對(duì)質(zhì)量和用戶滿意做出承諾的較好證明。
第二代 SHARC 處理器將處理性能提升到了新的層次，它將內(nèi)核架構(gòu)擴(kuò)展為單指令多數(shù)據(jù)(SIMD)系統(tǒng)，并將內(nèi)核時(shí)鐘頻率提高到 100MHz。ADSP-2116x 系列處理器保持了與 ADSP-2106x SISD 處理器的源代碼的完全兼容性，而且經(jīng)過少量代碼修改就能讓用戶發(fā)揮新增加的并行運(yùn)算單元(寄存器文件 + 乘法器 + ALU + 桶式移位器)的作用，與上一代 SHARC 相比可以將周期性能指標(biāo)提高一倍。
為了在不降低周期性能的條件下方便到這個(gè)新增加的運(yùn)算單元的數(shù)據(jù)傳送，內(nèi)部的 PM 和 DM 數(shù)據(jù)總線寬度都增加到了64位，同時(shí)在ADSP-21161上集成了48位寬 100MHz SDRAM 控制器來(lái)增加 I/O 數(shù)據(jù)傳送帶寬，從而能夠?qū)崿F(xiàn)高達(dá) 600MBps 帶寬的數(shù)據(jù)傳送能力。
就像上一代 SISD SHARC 一樣，第二代 SHARC 保留了支持簇總線系統(tǒng)架構(gòu)的多處理器無(wú)膠合連接，以及通過鏈路端口的點(diǎn)到點(diǎn)連接，使性能升級(jí)路線圖更加簡(jiǎn)單清晰。
就像上一代 SISD SHARC 一樣，第二代 SHARC 系列器件被醫(yī)療、工業(yè)和軍事應(yīng)用所廣泛采用，而且由于額外集成了支持時(shí)分復(fù)用 (TDM) 和 I2S 格式的串行端口 (SPORT)，專業(yè)音響和高端消費(fèi)/汽車音響設(shè)備很快地利用到了該處理器的浮點(diǎn)運(yùn)算提供的大動(dòng)態(tài)范圍優(yōu)勢(shì)。
第三代 SHARC 處理器開始跳出多處理器應(yīng)用空間，主動(dòng)迎接新的挑戰(zhàn)。由于在音頻應(yīng)用中具有明顯的浮點(diǎn)處理優(yōu)勢(shì)，SHARC 技術(shù)開發(fā)的重點(diǎn)開始轉(zhuǎn)向以較低系統(tǒng)成本努力增加片上處理功能。
以這個(gè)目標(biāo)開發(fā)并推向市場(chǎng)的第一批處理器是 ADSP-2126x 系列。就像 ADSP-2116x 一樣，ADSP-2126x 采用 SIMD 架構(gòu)使運(yùn)算性能較大化。除了將內(nèi)核性能翻倍達(dá)到200MHz外，ADSP-21266處理器還是 SHARC 系列中首個(gè)內(nèi)置片上掩膜 ROM 的產(chǎn)品。集成 4Mb ROM 降低了系統(tǒng)復(fù)雜性和成本，將曾經(jīng)給人們留下“高成本”印象的浮點(diǎn)型 DSP 推向了消費(fèi)類音頻領(lǐng)域。
為了進(jìn)一步降低硬件系統(tǒng)設(shè)計(jì)的復(fù)雜性，ADI 公司開發(fā)出了名為“數(shù)字應(yīng)用接口”(DAI)的創(chuàng)新性外設(shè)。與以前的 SHARC 和同類競(jìng)爭(zhēng)性產(chǎn)品將引腳功能固定下來(lái)不同，DAI 允許用戶將任何外設(shè)功能分配到他們想要的任意一個(gè)外部引腳。對(duì)于音頻系統(tǒng)來(lái)說，這意味著當(dāng)系統(tǒng)輸入輸出要求發(fā)生改變時(shí)，音頻時(shí)鐘域可以隨時(shí)通過軟件分配到引腳并路由到串行端口。這種靈活性可以顯著減少為了支持特殊系統(tǒng)規(guī)范所需的外部引腳數(shù)量，有助于硬件設(shè)計(jì)的簡(jiǎn)化，幫助用戶進(jìn)一步降低成本。
(Photo: http://m.eversince.cn/sa/2009/09/23/20090923107340.jpg )
ADSP-2136x 繼承了 ADSP-2126x 節(jié)省成本的優(yōu)點(diǎn)，并增加了先進(jìn)的音頻信號(hào)鏈集成方法。內(nèi)核性能提高了60%以上，達(dá)到 333MHz，內(nèi)部 SRAM 可增加到 3Mb。另外還集成了許多針對(duì)音頻的外設(shè)，如高性能異步采樣率轉(zhuǎn)換器 (ASRC)、SPDIF 收發(fā)器和 DTCP 加密引擎，從而進(jìn)一步優(yōu)化了可編程性能和音頻系統(tǒng) BOM 成本，鞏固了 ADI 在音頻市場(chǎng)中的領(lǐng)導(dǎo)地位。在這一系列的高性能產(chǎn)品中還集成了工作頻率高達(dá) 166MHz 的32位 SDRAM 接口，以增加 I/O 帶寬，同時(shí)有利于數(shù)據(jù)密集應(yīng)用使用批量生產(chǎn)的存儲(chǔ)器。
基于這種突破性的音頻系統(tǒng)集成和性價(jià)比領(lǐng)先優(yōu)勢(shì)，第三代 SHARC 系列不僅在專業(yè)音頻領(lǐng)域，而且在消費(fèi)音頻應(yīng)用(如家庭影院系統(tǒng)、AV 放大器)中得到了廣泛應(yīng)用，為新一代高清音頻標(biāo)準(zhǔn) (DTS Master Audio和Dolby Tru-HD) 推向市場(chǎng)發(fā)揮了重要作用。
第四代 SHARC 系列 -- ADSP-2146x
(Photo: http://m.eversince.cn/sa/2009/09/23/20090923965728.jpg)
第四代 SHARC：ADSP-2146x 架構(gòu)框圖
第三代SHARC 處理器在優(yōu)化性價(jià)比方面取得了成功，推動(dòng)浮點(diǎn)處理器進(jìn)入了對(duì)成本敏感的消費(fèi)類應(yīng)用，而這類應(yīng)用曾被人們認(rèn)為是不可能使用昂貴的浮點(diǎn)處理器的。
ADI 公司現(xiàn)在面臨著一個(gè)有意思的挑戰(zhàn)：如何進(jìn)一步改進(jìn)具備優(yōu)異性價(jià)比的浮點(diǎn)處理器？
在定義第四代處理器時(shí)，產(chǎn)品開發(fā)團(tuán)隊(duì)注重的是核心價(jià)值，正是它們使得 SHARC 一直處于浮點(diǎn) DSP 技術(shù)的前沿：
-- 市場(chǎng)領(lǐng)先性能
-- 架構(gòu)平衡
-- 性能可擴(kuò)展性
-- 智能集成
下面將詳細(xì)介紹上述每個(gè)關(guān)鍵的方面。
ADSP-2146x 性能增強(qiáng)
在 ADSP-2136x 系列內(nèi)核改進(jìn)的基礎(chǔ)上，ADI 的 SHARC 開發(fā)團(tuán)隊(duì)制定了更高的性能目標(biāo)，并采用臺(tái)積電 (TSMC) 的 65nm 硅工藝?yán)^續(xù)優(yōu)化性能和成本平衡。通過仔細(xì)的工程設(shè)計(jì)和規(guī)劃，ADI 在2008年11月正式發(fā)布了ADSP-2146x 系列處理器，其內(nèi)核性能可達(dá) 450MHz，與最接近的競(jìng)爭(zhēng)產(chǎn)品相比幾乎高出30%。然而，ADI 設(shè)計(jì)團(tuán)隊(duì)并不滿足于僅僅增強(qiáng)性能，開始尋求創(chuàng)新的方式來(lái)大幅度提高運(yùn)算性能，同時(shí)對(duì)功耗和成本的影響降至最小。
許多工程師利用浮點(diǎn)處理器提供的寬動(dòng)態(tài)范圍實(shí)現(xiàn)各種算法，如圖案檢測(cè)、數(shù)據(jù)壓縮/解壓縮、加密/解密和自適應(yīng)濾波。在其中的許多運(yùn)算密集型算法中，快速傅里葉變換 (FFT)、有限沖擊響應(yīng) (FIR) 濾波器和無(wú)限沖激響應(yīng) (IIR) 濾波器等一些基本的信號(hào)處理單元得到了廣泛使用，并作為大多數(shù)數(shù)字信號(hào)處理應(yīng)用的基礎(chǔ)。專注于這些內(nèi)核信號(hào)處理構(gòu)建模塊的 ADI 公司開始將這些功能集成進(jìn) 2146x DMA 架構(gòu)中，以便進(jìn)一步增強(qiáng) SHARC 內(nèi)核的 450MHz 性能。
在簡(jiǎn)單的編程模型基礎(chǔ)上，DSP 工程師可以將這些“加速器”的每個(gè)看作是一個(gè)簡(jiǎn)單的外設(shè)。每個(gè)加速器配置有自己的本地存儲(chǔ)器用于數(shù)據(jù)和系數(shù)存儲(chǔ)，從而不會(huì)增加內(nèi)核處理器的開銷。另外，還有一組加速器專用寄存器用于設(shè)置加速器，包括主存儲(chǔ)器中的系數(shù)起始地址、計(jì)數(shù)器等信息。當(dāng)設(shè)置完成后，程序就開始按順序運(yùn)行，用戶只需簡(jiǎn)單地等待表示處理結(jié)束的中斷。
下圖是其中一種加速器的例子。
(Photo: http://m.eversince.cn/sa/2009/09/23/2009092318480.jpg )
ADSP-2146x 系列中的有限沖激響應(yīng)濾波器加速器
FIR 加速器包含一個(gè) 1K 字的本地存儲(chǔ)器用于存儲(chǔ)系數(shù)，另外 1K 字的存儲(chǔ)器用于存儲(chǔ)延時(shí)線數(shù)據(jù)。FIR 運(yùn)算單元包括4個(gè)并行的 MAC (乘法累加)單元，每個(gè)單元的工作頻率是內(nèi)核時(shí)鐘頻率的一半。運(yùn)算單元都能夠利用80位精確累加器執(zhí)行32位浮點(diǎn)或32位定點(diǎn)處理。理論上，除了內(nèi)核提供的 2.7GFlops 性能外，這個(gè)引擎還能提供1.8Gflops 的處理能力。因此與第三代產(chǎn)品相比，第四代產(chǎn)品大體上將可用浮點(diǎn)性能增加了一倍。
FIR 加速器可以用于單次迭代模式，這意味著完整的濾波器實(shí)現(xiàn)可以適配進(jìn)本地存儲(chǔ)器(濾波器長(zhǎng)度<=1024)，或者也可以設(shè)置 FIR 加速器以支持多次迭代模式。在多次迭代模式，支持的較大 FIR 濾波器長(zhǎng)度是4096個(gè)抽頭。為了提高靈活性，用戶可用的窗口尺寸變化范圍可從1到1024個(gè)樣本，而針對(duì)多速率濾波器(插值/抽取)和多通道濾波器(最多32個(gè)通道)的附加模式組成了完整的功能規(guī)范。
這種 FIR 加速器和額外的 IIR/FFT 加速器為各種信號(hào)處理應(yīng)用提供了創(chuàng)新的低性價(jià)比提升方式，再次突出了 ADI 做出的以最小成本開銷實(shí)現(xiàn)領(lǐng)先性能的承諾。
ADSP-2146x 架構(gòu)平衡考慮
由于 ADSP-2146x 系列處理器可以提供 2.7GFlops 的內(nèi)核運(yùn)算性能，存儲(chǔ)器密集系統(tǒng)的設(shè)計(jì)師面臨的主要挑戰(zhàn)是管理來(lái)去各種存儲(chǔ)器和外設(shè)子系統(tǒng)的數(shù)據(jù)傳送。如果在設(shè)計(jì)階段沒有考慮這些要求，內(nèi)核可能由于較慢的大容量存儲(chǔ)器而被迫等待新的數(shù)據(jù)進(jìn)行處理，或由于多個(gè)系統(tǒng)資源存取相同存儲(chǔ)區(qū)域而導(dǎo)致內(nèi)核死機(jī)。為了盡量減小這些潛在的瓶頸，ADSP-2146x 系列內(nèi)置了最多達(dá)67個(gè)直接存儲(chǔ)器存取 (DMA) 通道用于外設(shè)和內(nèi)存之間的數(shù)據(jù)傳送。同時(shí)集成了工作頻率達(dá)內(nèi)核時(shí)鐘頻率一半的16位 DDR2 接口，使得用于存儲(chǔ)密集型應(yīng)用時(shí)的性能較大。這種內(nèi)核與外部存儲(chǔ)器之間的1:1時(shí)鐘比例極大地促進(jìn)了數(shù)據(jù)的快速傳送，并且開銷很小，還能支持其它功能，比如從外部存儲(chǔ)器中直接執(zhí)行代碼。
內(nèi)部 SRAM 資源增加到了 5Mb，這是所有 SHARC 處理器中較大的存儲(chǔ)器容量。連接內(nèi)核的帶寬仍是 7.2GBps，因此保證了內(nèi)部運(yùn)算任務(wù)的高速執(zhí)行。這種存儲(chǔ)器在架構(gòu)上被劃分為4個(gè)不連續(xù)模塊(模塊0-模塊3)，允許從多個(gè)系統(tǒng)資源同時(shí)進(jìn)行零開銷訪問。
為了進(jìn)一步優(yōu)化存儲(chǔ)器的使用，ADI 開發(fā)出了名為 VISA (可變指令集架構(gòu))的內(nèi)核增強(qiáng)特性。到第三代處理器為止的所有 SHARC 用的都是48位的固定指令長(zhǎng)度。對(duì)于經(jīng)常使用的指令來(lái)說，這會(huì)導(dǎo)致非最優(yōu)的 PM 代碼存儲(chǔ)器使用。這些指令經(jīng)過優(yōu)化，去除了操作碼中的冗余位，產(chǎn)生了新的16位和32位寬指令。程序定序器經(jīng)過更新以識(shí)別這些新的優(yōu)化指令，從而使 PM 代碼效率提高近20%。為了實(shí)現(xiàn)后向兼容，VISA 模式是源代碼編譯器的一個(gè)選項(xiàng)，這意味著希望保持二進(jìn)制代碼兼容性的用戶可以繼續(xù)使用原來(lái)的48位方法學(xué)。
所有上述架構(gòu)增強(qiáng)特性都使系統(tǒng)開發(fā)人員能以較佳的、用戶友好的方式充分利用 ADSP-2146x 的高性能資源。
性能可擴(kuò)展性
ADSP-2146x 系列處理器能為系統(tǒng)開發(fā)人員選擇滿足系統(tǒng)成本和性能要求的處理器提供較大的靈活性。這個(gè)系列中的所有成員采用相同大小的內(nèi)部 SRAM 存儲(chǔ)器，允許開發(fā)人員保持單一的軟件架構(gòu)，但可以通過選擇較少外設(shè)或較低性能指標(biāo)的處理器來(lái)優(yōu)化系統(tǒng)成本。
對(duì)于要求的性能超出單個(gè)處理器的系統(tǒng)，ADI 公司再次引入了鏈路口技術(shù)，以支持可擴(kuò)展的多處理器平臺(tái)開發(fā)。共有兩個(gè)鏈路口可用于處理器間通信，每個(gè)端口8位寬，工作頻率可達(dá) 166MHz。這些雙向端口可以被編程為發(fā)送或接收，不需要外部邏輯，還能用作處理器的引導(dǎo)結(jié)構(gòu)。
智能集成
隨著信號(hào)處理系統(tǒng)越來(lái)越復(fù)雜和成本壓力的不斷增加，處理器開發(fā)團(tuán)隊(duì)一直在努力利用創(chuàng)新的外設(shè)和加速器集成方法提高 DSP 內(nèi)核子系統(tǒng)的性能。
如前所述，ADSP-2146x 采用領(lǐng)先的創(chuàng)新集成進(jìn)一步增強(qiáng)了性能，包括 FIR/IIR/FFT 加速器、高帶寬 DDR2 接口和鏈路口。
除了已經(jīng)成為最新 SHARC 處理器上標(biāo)準(zhǔn)配置的8通道 ASRC、SPDIF 收發(fā)器和串行通信接口 (SPORT、UART、SPI、TWI) 外，市場(chǎng)關(guān)注的一些增強(qiáng)功能也增加進(jìn)了ADSP-2146x系列產(chǎn)品中。
針對(duì)汽車應(yīng)用，SHARC 外設(shè)功能組中新增加了媒體局部總線 (MLB) 接口，以支持汽車下一代的多媒體應(yīng)用。ADSP-2146x 結(jié)合了數(shù)字傳輸內(nèi)容保護(hù) (DTCP) 協(xié)議加速器，可以從 MOST 系統(tǒng)中的 MLB 總線接收和發(fā)送加密的數(shù)字多媒體內(nèi)容。
針對(duì)工業(yè)應(yīng)用，第四代 SHARC 中還增加了16通道的脈寬調(diào)制 (PWM) 輸出。這些 PWM 模塊被安排為4×4輸出，可以通過在軟件中進(jìn)行模式編程來(lái)支持邊緣和中心對(duì)齊的波形，并且完全支持停滯時(shí)間控制。
(Photo: http://m.eversince.cn/sa/2009/09/23/20090923187963.jpg )
第四代 SHARC ADSP-2146x 評(píng)估平臺(tái)
對(duì)于要求在惡劣環(huán)境中工作的系統(tǒng)，ADI 公司集成了一個(gè)熱敏二極管以幫助系統(tǒng)設(shè)計(jì)師直接監(jiān)視 SHARC 處理器的硅片溫度。通過熱敏二極管與 ADSP-2146x 的可編程 PLL 功能的配合使用，系統(tǒng)控制器可以監(jiān)視處理器的溫度特性，并且根據(jù)要求動(dòng)態(tài)控制處理器的內(nèi)核時(shí)鐘頻率，從而保持系統(tǒng)規(guī)定的溫度。
未來(lái)的 SHARC 和浮點(diǎn)處理
在性價(jià)比上，SHARC 處理器在過去的18年中一直是浮點(diǎn)技術(shù)的市場(chǎng)領(lǐng)導(dǎo)者，而 ADI 公司還在繼續(xù)投資未來(lái)。隨著采納浮點(diǎn)運(yùn)算的成本門檻的不斷降低，上市時(shí)間壓力的不斷增加，浮點(diǎn)的優(yōu)勢(shì)(增大的動(dòng)態(tài)范圍，自動(dòng)調(diào)整)將繼續(xù)推動(dòng) SHARC 進(jìn)軍曾經(jīng)是定點(diǎn)處理器獨(dú)占的應(yīng)用市場(chǎng)。
(Photo: http://m.eversince.cn/sa/2009/09/23/20090923395326.jpg )
第四代 SHARC 處理器在不斷提升這種成熟架構(gòu)的性能極限，也充分體現(xiàn)了超級(jí)哈佛架構(gòu)比其它競(jìng)爭(zhēng)性產(chǎn)品架構(gòu)更加優(yōu)越。
作者：Paul Wheeler，GP-DSP 部日本區(qū)域總監(jiān)。
